Docket No.: 60188-773

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Kyoji YAMASHITA, et al. : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: February 13, 2004 : Examiner: Unknown

For: SEMICONDUCTOR DEVICE

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2003-271883, filed July 8, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Fagarty Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:tlb Facsimile: (202) 756-8087

Date: February 13, 2004

GOLES- 773 YAMASHITA et 21. February 13,2004

日本国特許庁 JAPAN PATENT OFFICE McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 7月 8日

出 願 番 号 Application Number:

特願2003-271883

[ST. 10/C]:

[JP2003-271883]

出 願 人
Applicant(s):

松下電器産業株式会社 株式会社ルネサステクノロジ

2003年10月17日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願

【整理番号】 2926440204

【提出日】平成15年 7月 8日【あて先】特許庁長官 殿【国際特許分類】H01L 29/784

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式会社内

【氏名】 山下 恭司

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノ

ロジ内

【氏名】 國清 辰也

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノ

ロジ内

【氏名】 渡邉 哲也

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノ

ロジ内

【氏名】 金本 俊幾

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【特許出願人】

【識別番号】 503121103

【氏名又は名称】 株式会社ルネサステクノロジ

【代理人】

【識別番号】 100077931

【弁理士】

【氏名又は名称】 前田 弘

【選任した代理人】

【識別番号】 100094134

【弁理士】

【氏名又は名称】 小山 廣毅

【選任した代理人】

【識別番号】 100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100113262

《弁理士》

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100117710

【弁理士】

【氏名又は名称】 原田 智雄

【手数料の表示】

【予納台帳番号】 014409 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

【物件名】明細書 1【物件名】図面 1【物件名】要約書 1【包括委任状番号】0217869

【書類名】特許請求の範囲

【請求項1】

半導体チップ内に、第1の導体部材と、上記第1の導体部材との間で絶縁層を挟んで設けられた第2の導体部材と、上記第1,第2の導体部材との間でそれぞれ絶縁層を挟んで設けられた第3の導体部材と、容量測定回路とを有する半導体装置であって、

上記容量測定回路は、

上記第1の導体部材に第1の充電用スイッチングトランジスタを介して接続され、上記第1の導体部材を充電させるための充電用電圧供給部と、

上記第2,第3の導体部材に第1,第2の電流測定用スイッチングトランジスタを介してそれぞれ接続され、上記第2,第3の導体部材から流れる電流を取り出すための電流取り出し部と、

上記各スイッチングトランジスタのオン・オフを制御するための制御回路とを備えると ともに、

上記第2の導体部材は、上記制御回路によってオン・オフを制御される第2の充電用スイッチングトランジスタを介して上記充電用電圧供給部に接続されている,半導体装置。

【請求項2】

請求項1記載の半導体装置において、

上記第3の導体部材は、第3の充電用スイッチングトランジスタを介して上記充電用電 圧供給部に接続され、

上記第1の導体部材は、第3の電流測定用スイッチングトランジスタを介して上記電流 取り出し部に接続されている、半導体装置。

【請求項3】

請求項2記載の半導体装置において、

上記第1~第3の導体部材と上記電流取り出し部との間には、上記各電流測定用スイッチングトランジスタと直列に配置され、上記各電流測定用スイッチングトランジスタよりも高いしきい値電圧を有するオフリーク低減用スイッチングトランジスタがそれぞれ配置されている、半導体装置。

【請求項4】

請求項3記載の半導体装置において、

上記各オフリーク低減用スイッチングトランジスタは、それに直列に接続された電流測 定用スイッチングトランジスタと共通のゲートバイアスによってオン・オフを制御される 、半導体装置。

【請求項5】

請求項2記載の半導体装置において、

放電部をさらに備え、

上記第1~第3の導体部材は、それぞれ第1~第3の放電用スイッチングトランジスタを介して上記放電部に接続されている、半導体装置。

【請求項6】

請求項5記載の半導体装置において、

上記第1の充電用スイッチングトランジスタ及び第1の放電用スイッチングトランジスタは、ドレイン同士が接続されたPMISFET及びNMISFETであり、かつ、この共通のドレインが上記第1の導体部材に接続されており、

上記第2の充電用スイッチングトランジスタ及び第2の放電用スイッチングトランジスタは、ドレイン同士が接続されたPMISFET及びNMISFETであり、かつ、この共通のドレインが上記第2の導体部材に接続されており、

上記第3の充電用スイッチングトランジスタ及び第3の放電用スイッチングトランジスタは、ドレイン同士が接続されたPMISFET及びNMISFETであり、かつ、この共通のドレインが上記第3の導体部材に接続されている、半導体装置。

【請求項7】

請求項6記載の半導体装置において、

上記制御回路は、上記第1~第3の導体部材のうちいずれか2つの導体部材間の容量を 測定するモードにおいては、上記第1~第3の放電用スイッチングトランジスタのうち電 流を測定しない導体部材につながる放電用スイッチングトランジスタをオンに維持する, 半導体装置。

【請求項8】

請求項1~7のうちいずれか1つに記載の半導体装置において、

上記第1~第3の導体部材は、いずれも配線である、半導体装置。

【請求項9】

請求項1~7のうちいずれか1つに記載の半導体装置において、

上記第1~第3の導体部材は、MISFETのソース・ドレイン領域,基板領域及びゲート電極である,半導体装置。

【請求項10】

請求項9記載の半導体装置において、

上記MISFETは、NMISFETであり、

上記基板領域は、トリプルウェルの最上のPウェルである、半導体装置。

【請求項11】

請求項1~10のうちいずれか1つに記載の半導体装置において、

上記3つの導体部材に加えて、第4の導体部材を備え、

上記容量測定回路において、上記第4の導体部材は、第4の充電用スイッチングトランジスタを介して上記充電用電圧供給部に接続され、かつ、第4の電流測定用スイッチングトランジスタを介して上記電流電流モニター用パッドに接続されている、半導体装置。

【請求項12】

請求項1~11のうちいずれか1つに記載の半導体装置において、

上記充電用電圧供給部は、上記制御回路に供給される電源電圧よりも低い電源電圧によって動作する、半導体装置。

【請求項13】

請求項1~12のうちいずれか1つに記載の半導体装置において、

上記容量測定回路は、外部クロック信号よりも周波数の高いクロック信号を生成するための発振器を備えており、

上記制御回路は、上記発振器から出力されるクロック信号に基づいて動作する,半導体装置。

【請求項14】

請求項13記載の半導体装置において、

上記容量測定回路は、上記発振器から出力されるクロック信号を分周するための分周器 を備えている、半導体装置。

【書類名】明細書

【発明の名称】半導体装置

【技術分野】

$[0\ 0\ 0\ 1]$

本発明は、半導体装置における容量成分分離測定方法及びその機能を有するTEGパターンに関するものである。

【背景技術】

[00002]

高性能のLSIの設計開発においては、LSI内に配置される半導体素子の特性を高精度で抽出(測定)することが重要であり、その抽出手法(測定手法)及びTEG (Test E lement Group)の最適設計が必要である。

[0003]

近年、半導体素子の微細化に伴い、クロストークによるノイズ、ミラー容量による遅延 劣化の影響が顕在化しているため、半導体装置の特性の中でも、個々の配線や半導体層な どの導体部材の容量成分を高精度で抽出することが要求されている。

$[0\ 0\ 0\ 4\]$

そこで、従来より、特許文献1に開示されるような寄生容量の抽出手法が知られている。この手法の目的は、配線間容量C12とC13とを分離して測定することにある。

$[0\ 0\ 0\ 5]$

図7は、特許文献1に開示されている寄生容量の測定のための容量測定回路の構成を示す回路図である。

[0006]

同図に示すように、PMISFET101 (P-type Metal Insulator Semiconductor F ield Effect Transistor) & NMISFET102 (N-type Metal Insulator Semicondu ctor Field Effect Transistor) とが直列に接続されており、PMISFET101及び NMISFET102の各ドレインと、配線W1とはノードN1によって接続されている 。PMISFET101のソースは電源電圧Vddを供給する電源パッドPSTに接続され 、NMISFET102のソースは接地パッドGND(電圧Vss)に接続されている。P MISFET101のゲートは充電用パッド111に接続され、NMISFET102の ゲートは放電用パッド112に接続されている。また、配線W1よりも上層に配置され平 面図でみると配線W1に交差する配線W2と、配線W1にほぼ平行に延びるとともに、平 面図でみると配線W2と交差する配線W3とが設けられている。配線W2は、ノードN2 及びNMISFET103を介して第1電流測定用パッド113に接続され、配線W3は 、ノードN3及びNMISFET104を介して第2電流測定用パッド114に接続され ている。NMISFET103,104の各ゲートは、電流モニター用パッド115に接 続されている。そして、第1, 第2電流測定用パッド113, 114に電流計121, 1 22のプローブを接触させて、電流 I1, I2 を測定し得るように構成されている。電流 計121,122のプローブが電流測定用パッド113,114に接触されたときには、 NMISFET103, 104のソースが0Vに固定される。

$[0\ 0\ 0\ 7\]$

また、配線W2はNMISFET105を介して接地パッドGNDに接続され、配線W3はNMISFET106を介して接地パッドGNDに接続されている。

[00008]

ここで、配線W1と配線W2との間の容量をC12とし、配線W1と配線W3との間の容量をC13とし、配線W2と配線W3との間の容量をC23とする。ただし、容量C12とは、配線W1に電圧を印加したときに配線W2に誘起される電荷を印加した電圧で割った値である。容量C13とは、配線W1に電圧を印加したときに配線W3に誘起される電荷を印加した電圧で割った値である。

[0009]

図8は、図7に示す容量測定回路の動作を示すタイミング図である。従来の容量測定回

路回路動作について、図8を参照しながら説明する。

[0010]

まず、電源電圧 V ddは電圧 V ccに固定され、接地電圧 V ssは O V に固定されている。そして、充電用電圧 V 111 と放電用電圧 V 112 とは、どのタイミングにおいても、PMISFET 101又は NMISFET 102双方がオン状態にあることはないように、電圧 V cc又は電圧 V ssに切り換えられる。ただし、PMISFET 101、NMISFET 102の双方がオフ状態になるタイミングは存在する。したがって、PMISFET 101及び NMISFET 102の双方を貫通する電流は生じない。

$[0\ 0\ 1\ 1]$

そして、タイミング t $0 \sim$ t 1 の間は、放電用電圧 V 112 が電圧 V ccになって、NMISFET 102, 105, 106 がオン状態にあるので、ノード N 1, N 2, N 3 の電位が接地電圧 V ssに固定される。

$[0\ 0\ 1\ 2]$

タイミング t 1 \sim t 2 の間には、全てのMISFET101, 102, 103, 104, 105, 106がオフ状態になる。

$[0\ 0\ 1\ 3\]$

タイミング t 2~ t 3の間には、PMISFET 101及びNMISFET 102はオフ状態になっており、NMISFET 103, 104がオン状態にあるので、電流のモニタリングが可能な状態である。

$[0\ 0\ 1\ 4\]$

$[0\ 0\ 1\ 5]$

タイミングt4~t5の間には、PMISFET101がオフ状態になる。

$[0\ 0\ 1\ 6\]$

タイミング t 5 ~ t 6 の間には、全てのMISFETがオフ状態になり、電流のモニタリングが不可能な状態になる。

$[0\ 0\ 1\ 7]$

タイミング t 6 ~ t 7 の間は、タイミング t 0 ~ t 1 の間と同じ動作を行ない、以下、上述のタイミング t 1 ~ t 7 の動作を周期的に繰り返す。

$[0\ 0\ 1\ 8]$

ここで、この回路を利用して、測定装置で観測するのは、電流計 1 2 1, 1 2 2 によってそれぞれ検出される電流 I1, I2 の時間平均値である。ゲート入力波形の周波数を f (= 1 / T) (T は、タイミング t 0 から t 7 までの時間) とすると、下記式 (1), (2)

$$I 1 = C 12 \cdot V cc \cdot f \tag{1}$$

 $I 2 = C 13 \cdot V cc \cdot f \tag{2}$

が成立する。

[0019]

そして、式(1), (2)を用いると、測定容量値C12, C13は下記式(3), (4)

 $C12 = I1 / (Vcc \cdot f)$ (3) $C13 = I2 / (Vcc \cdot f)$ (4)

から求められる。

[0020]

この従来手法の特徴は、トランジスタの寄生容量をキャンセルする必要がなく、所望の容量C12, C13を直接測定することができる点である。

【特許文献1】USP6, 300, 765B1

【発明の開示】

【発明が解決しようとする課題】

[0021]

しかしながら、従来手法においては、

- (1)図7に示す、配線W2と配線W3との間の容量値C23を、図7に示す回路パターンを用いて測定することができない
- (2)図7に示す回路パターンを用いても、配線W2に電圧を印加したときに配線W1に誘起される電荷や、配線W3に電圧を印加したときに配線W1に誘起される電荷を測定することができない
- (3) 測定可能な項目の割にはパッド数が多く、一般にパッド面積は 100μ m× 100μ m程度であるために半導体装置の占有面積の増大を招くという欠点がある。

[0022]

また、欠点(2)に関する事項として、MIS容量におけるCgd(= dQg/dVd, Qg: ゲート電荷、Vd: ドレイン電圧)と、Cdg(= dQd/dVg, Qd: ドレイン電荷、Vg: ゲート電圧)の相違を測定することができないという不具合がある。

[0023]

本発明の目的は、容量成分を分離して測定可能な容量測定回路を備えた半導体装置の提供を図ることにある。

【課題を解決するための手段】

[0024]

本発明の半導体装置は、第1~第3の導体部材がある場合に、第1の導体部材と第2の 導体部材とを共通の充電用電圧供給部にスイッチングトランジスタを介して接続し、第2 , 第3の導体部材を電流取り出し部にスイッチングトランジスタを介して接続してなる容 量測定回路を備えている。

[0025]

これにより、第1の導体部材-第2の導体部材間の寄生容量,第1の導体部材-第3の 導体部材間の寄生容量だけでなく、第2の導体部材-第3の導体部材間の寄生容量をも測 定し得る。また、容量測定回路に対応する半導体チップ上のパッド数は、充電電圧供給部 と電流取り出し部とにそれぞれつながる2つのパッドで済むので、半導体装置全体のパッ ド数を低減することができる。

[0026]

また、全ての導体部材を充電可能かつ放電可能にすることにより、たとえば第2の導体部材に充電したときに生じる第2の導体部材一第1の導体部材間の寄生容量や、第3の導体部材に充電したときに生じる第3の導体部材一第1の導体部材間の寄生容量などを測定することもできる。

[0027]

放電部を設けて、2つの導体部材間の寄生容量を測定している間は、寄生容量の測定が 行われない導体部材を放電しておくことが好ましい。

[0028]

第1~第3の導体部材は、いずれも配線であってもよいし、MISFETのソース・ドレイン領域、基板領域及びゲート電極であってもよい。後者の場合には、トリプルウェル構造を有していることにより、容量測定時のノイズの影響を低減することができる。

[0029]

充電用電圧供給部を、制御回路に供給される電源電圧よりも低い電源電圧によって動作させることにより、アナログ量である容量の測定において問題となる基板ノイズの影響を抑制することができる。

[0030]

外部クロック信号よりも周波数の高いクロック信号を生成するための発振器を設けることにより、制御回路での波形生成を行わせることが可能になり、分周器を設けることによ

り外部での周波数モニタが簡単になる。

【発明の効果】

[0031]

本発明の半導体装置によれば、必要なパッド数を低減しつつ, 3つ以上の導体部材間の容量(寄生容量)を分離して測定することができる。

【発明を実施するための最良の形態】

[0032]

(第1の実施形態)

図1は、第1の実施形態に係る半導体装置(LSI)に配置されている容量測定回路の構成を示す回路図である。本実施形態の半導体装置中の容量測定回路は、被容量測定部である3つの導体部材同士の間の各容量(寄生容量)を測定するように構成されている。

[0033]

そして、図1に示すように、本実施形態の半導体装置中の被容量測定部には、各々絶縁膜を挟んで相対向する3つの導体部材が設けられている。3つの導体部材は、配線W1(第1の導体部材)と、配線1よりも上層に配置され、平面図でみると配線W1に交差する配線W2(第2又は第3の導体部材)と、配線W1にほぼ平行に延びるとともに、平面図でみると配線W2と交差する配線W3(第3又は第2の導体部材)とである。配線W1と配線W2との間の容量をC12、C21とし、配線W1と配線W3との間の容量をC13、C31とし、配線W2と配線W3との間の容量をC21とし、配線W1に電圧を印加した電圧で割った値である。容量C12とは、配線W1に電圧を印加したときに配線W2に誘起される電荷を印加した電圧で割った値である。容量C21とは、配線W1に電圧を印加したときに配線W3に誘起される電荷を印加したときに配線W3に誘起される電荷を印加したときに配線W3に電圧を印加した電圧で割った値である。容量C32とは、配線W2に電圧を印加した電圧で割った値である。容量C32とは、配線W3に電圧を印加した電圧で割った値である。容量C32とは、配線W3に電圧を印加した電圧で割った値である。容量C32とは、配線W3に電圧を印加したときに配線W2に誘起される電荷を印加した電圧で割った値である。容量C32とは、配線W3に電圧を印加したときに配線W2に誘起される電荷を印加した電圧で割った値である。容量C32とは、配線W3に電圧を印加したときに配線W2に誘起される電荷を印加した電圧で割った値である。

$[0\ 0\ 3\ 4\]$

容量測定回路には、互いに並列に配置された3つのPMISFET1,2,3(充電用スイッチングトランジスタ)と、各PMISFET1,2,3にそれぞれ直列に接続された3つのNMISFET4,5,6(放電用スイッチングトランジスタ)とが配置されている。PMISFET1,2,3のソースは、充電用電圧供給部を経て、電源電圧Vddを供給する電源パッドPSTに共通に接続され、NMISFET4,5,6のソースは、放電部を経て、接地パッドGND(電圧Vss)に共通に接続されている。PMISFET1及びNMISFET4のドレインと、配線W1とはノードN1によって互いに接続されている。PMISFET5のドレインと、配線W2とはノードN2によって互いに接続されている。PMISFET5のドレインと、配線W3とはノードN3によって互いに接続されている。

[0035]

つまり、配線W1はPMISFET1を介して充電用電圧供給部及び電源パッドPSTに接続され、配線W2はPMISFET2を介して充電用電圧供給部及び電源パッドPSTに接続され、配線W3はPMISFET3を介して充電用電圧供給部及び電源パッドPSTに接続されている。

[0036]

なお、図1には示されていないが、電源パッドPSTは、各PMISFET1, 2, 3 の各活性領域(基板領域)にも接続され、接地パッドGNDは、各NMISFET4, 5, 6, 7, 8, 9の活性領域(基板領域)にも接続されて、それぞれ基板に電位を与えるようになっている。

[0037]

また、配線W1は、ノードN1及びNMISFET7(第3の電流測定用スイッチング

トランジスタ)を介し、電流取り出し部を経て、電流モニター用パッド41に接続されている。配線W2は、ノードN2及びNMISFET8(第1又は第2の電流測定用スイッチングトランジスタ)を介し、電流取り出し部を経て、電流モニター用パッド41に接続されている。配線W3は、ノードN3及びNMISFET9(第2又は第1の電流測定用スイッチングトランジスタ)を介し、電流取り出し部を経て、電流モニター用パッド41に接続されている。すなわち、各配線W1,W2,W3は、いずれも共通の電流取り出し部を経て、電流モニター用パッド41に接続され、電流モニター用パッド41に電流計45のプローブを接触させて電流 Iを測定することが可能に構成されている。なお、電流計45の出口側は接地(0V)に固定される。

[0038]

電源パッドPST(電圧Vdd)と接地パッドGND(電圧Vss)との間には、制御回路31と、外部クロック信号よりも高周波のクロック信号を生成する発振器32と、分周器33とが互いに並列に接続されている。制御回路31は、発振器32で生成された高周波のクロック信号Clkに同期して動作するとともに、制御信号入力パッド42から入力される制御信号Sctに応じて、各MISFET1~9の各ゲートG1~G9にオン・オフ切り換え用バイアスを印加する。また、分周器33の入力部には発振器32から出力される高周波信号が入力され、分周器33の出力部は周波数モニター用パッド43に接続されている。

[0039]

本実施形態の半導体装置によると、容量測定回路において、第1の導体部材である配線W1が充電用スイッチングトランジスタであるPMISFET1を介して充電用電圧供給部に接続されており、第2の導体部材である配線W2(又はW3)及び第3の導体部材である配線W3(又はW2)が、それぞれ電流測定用スイッチングトランジスタであるNMISFET8、9を介して電流取り出し部に接続され、かつ、第2の導体部材である配線W2(又はW3)が充電用スイッチングトランジスタであるPMISFET2(又は3)を介して充電用電圧供給部に接続されているので、配線W1-W2間の容量C12と、配線W1-W3間の容量C13とに加えて、配線W2-W3間の容量C23(又は配線W3-W2間の容量C32)を測定することが可能になった。

[0040]

さらに、配線W2,W3が充電用スイッチングトランジスタであるPMISFET2,3を介して充電用電圧供給部に接続されるとともに、配線W1が電流測定用スイッチングトランジスタであるNMISFET7を介して電流取り出し部に接続されているので、後述するように、配線W1-W2間の容量C12,C21と、配線W1-W3間の容量C13,C31と、配線W2-W3間の容量C23,C32という3つの配線W1,W2,W3間の全ての容量成分を分離して測定することが可能になった。

[0041]

さらに、配線W1, W2, W3が、それぞれ放電用スイッチングトランジスタであるNMISFET7, 8, 9を介して放電部を経て、接地パッドに接続されているので、2つの配線間の容量を測定するモードにおいては、容量測定に関与しない配線の電位を固定しておくことが可能になり、容量測定に関与しない配線の影響によって容量の測定精度が悪化するのを防止することができる。

[0042]

本実施形態の容量測定回路においては、発振器32を内蔵することにより、外部クロック信号よりも高い周波数のクロック信号を制御回路31に印加して、制御回路31での波形生成を行わせることが可能になり、分周器33を内蔵することで外部での周波数モニタが簡単になるという利点がある。

[0043]

図 2 は、容量測定回路を用いた容量測定時に制御回路 3 1 から出力される各M I S F E T $1\sim 9$ の各ゲートG $1\sim G$ 9 に印加されるゲートバイアス V g $1\sim V$ $1\sim V$

容量C13をモニターする期間を表し、T21は容量C21をモニターする期間を表し、T23は 容量C23をモニターする期間を表し、T31は容量C31をモニターする期間を表し、T32は 容量C32をモニターする期間を表している。図2には示されていないが、電源電圧Vddは 電圧Vccに固定され、接地電圧Vssは0Vに固定されている。

[0044]

-期間T12における制御-

まず、タイミング t 10では、NMISFET4,5,6のゲートバイアスVg4,Vg5, Vg6は全てHレベルであるのでNMISFET4,5,6はオン状態である。PMISF ET1, 2, 3のゲートバイアスVgl, Vg2, Vg3がHレベルであるのでPMISFET 1, 2, 3はオフ状態である。NMISFET7, 8, 9のゲートバイアスVg7, Vg8, Vg9がLレベルであるのでNMISFET7,8,9はオフ状態である。このときには、 NMISFET4, 5, 6がオン状態で、PMISFET1, 2, 3がオフ状態であるの で、ノードN1, N2, N3に電荷は全て接地に引き抜かれる。

[0045]

タイミングt11で、NMISFET4,5のゲートバイアスVg4,Vg5がLレベルに変 化して、NMISFET4、5がオフ状態になるので、ノードN1、N2が接地パッドG NDと遮断される。

[0046]

次に、タイミング t 12で、NMISFET8のゲートバイアスVg8がHレベルに変化し て、NMISFET8がオン状態になるので、配線W2はノードN2を介して電流モニタ ー用パッド41と導通状態になる。

[0047]

次に、タイミング t 13で、PMISFET1のゲートバイアスVglがLレベルに変化し て、PMISFET1がオン状態になるので、配線W1はノードN1を介して電源パッド PSTと導通状態になり、配線W1が充電される。

[0048]

よって、タイミング t 13~ t 14の期間に、電流モニター用パッド 4 1 に電流計 4 5 のプ ローブを接触させて、電流Iを測定することにより、配線W1に電圧Vccを印加したとき に、配線W2に誘起される電荷に相当する電流Iから、ゲート入力波形の周波数を f = 1 / T) (Tは、タイミング t 10から t 17までの時間) とすると、下記式 (4)

 $C12 = I / (Vcc \cdot f)$

に基づいて、配線W1とW2との間の容量値C12を測定することができる。

[0049]

なお、その後は、タイミング t 14, t 15,t16, t 17で、それぞれタイミング t 13. t 1 2, t11, t10と逆の動作を行うように、ゲートバイアスを変化させ、最終的に、タイミ ング t 17ではタイミングt10と同じ制御状態に戻す。

[0050]

期間T12の間、PMISFET1と、NMISFET4又はNMISFET7とが同時 にオン状態になることはないので、電流モニター用パッド41や接地パッドGNDに電源 パッドPSTからの貫通電流が流れることはない。また、期間T12の間、PMISFET 2,3は、常にオフ状態であるので、配線W2,W3が電圧Vccによって充電されること はない。さらに、期間T12の間、NMISFET7,9は常にオフ状態であるので、ノー ドN1、N3が電流モニター用パッド41と導通状態になることはなく、配線W1、W3 からの電流が観測されることはない。また、期間T12の間、NMISFET6のゲートバ イアスVg6が常にHレベルであることから、NMISFET6は常にオン状態であり、ノ ードN3の電位は0Vに固定されるので、配線W3に関係する容量は観測されない。

$[0\ 0\ 5\ 1]$

-期間T13における制御-

まず、タイミング t 20では、各MISFET1~9のゲートバイアス Vgl~Vg9は、 期間T12におけるタイミング t 10とそれぞれ同じ電圧レベルである。

 $[0\ 0\ 5\ 2]$

タイミング t 21で、NM I S F E T 4 , 6 のゲートバイアス V g4 , V g6が L レベルに変化して、NM I S F E T 4 , 6 がオフ状態になるので、ノード N 1 , N 3 が接地パッド G N D と遮断される。

[0053]

次に、タイミング t 22で、NMISFET 9 のゲートバイアス V g 9 が H レベルに変化して、NMISFET 9 がオン状態になるので、配線W 3 はノードN 3 を介して電流モニター用パッド 4 1 と導通状態になる。

[0054]

次に、タイミング t 23で、PMISFET1のゲートバイアスVg1がLレベルに変化して、PMISFET1がオン状態になるので、配線W1はノードN1を介して電源パッド PSTと導通状態になり、配線W1が充電される。

[0055]

よって、タイミング t 23~ t 24の期間に、電流モニター用パッド 4 1 に電流計 4 5 のプローブを接触させて、電流 I を測定することにより、配線W 1 に電圧 V ccを印加したときに、配線W 3 に誘起される電荷に相当する電流 I から、ゲート入力波形の周波数を f (=1/T) (Tは、タイミング t 20から t 27までの時間)とすると、下記式 (5)

 $C13 = I / (Vcc \cdot f)$

(5)

に基づいて、配線W1とW3との間の容量値C13を測定することができる。

[0056]

なお、その後は、タイミング t 24, t 25, t 26, t 27で、それぞれタイミング t 23, t 22, t 21, t 20と逆の動作を行うように、ゲートバイアスを変化させ、最終的に、タイミング t 27ではタイミング t 20と同じ制御状態に戻す。

[0057]

[0058]

-期間T21における制御-

まず、タイミング t 30では、各M I S F E T $1 \sim 9$ のゲートバイアス $Vg1 \sim Vg9$ は、期間 T 12におけるタイミング t 10とそれぞれ同じ電圧レベルである。

[0059]

[0060]

次に、タイミング t 32で、NMISFET 7のゲートバイアス Vg7が H レベルに変化して、NMISFET 7がオン状態になるので、配線W 1 はノードN 1 を介して電流モニター用パッド 4 1 と導通状態になる。

 $[0\ 0\ 6\ 1]$

次に、タイミング t 33で、PMISFET 2のゲートバイアス Vg2が L レベルに変化して、PMISFET 2 がオン状態になるので、配線W 2 はノードN 2 を介して電源パッド PST と導通状態になり、配線W 2 が充電される。

[0062]

よって、タイミング t 33~ t 34の期間に、電流モニター用パッド 4 1 に電流計 4 5 のプ ローブを接触させて、電流Iを測定することにより、配線W2に電圧Vccを印加したとき に、配線W1に誘起される電荷に相当する電流Ⅰから、ゲート入力波形の周波数をf (= 1 / T) (Tは、タイミング t 30から t 37までの時間) とすると、下記式 (6)

 $C21 = I / (Vcc \cdot f)$

に基づいて、配線W2とW1との間の容量値C21を測定することができる。

[0063]

なお、その後は、タイミング t 34, t 35, t 36, t 37で、それぞれタイミング t 33, t 32, t 31, t 30と逆の動作を行うように、ゲートバイアスを変化させ、最終的に、タイミ ング t 37ではタイミング t 30と同じ制御状態に戻す。

$[0\ 0\ 6\ 4\]$

期間T21の間、PMISFET2と、NMISFET5又はNMISFET8とが同時 にオン状態になることはないので、電流モニター用パッド41や接地パッドGNDに電源 パッドPSTからの貫通電流が流れることはない。また、期間T21の間、PMISFET 1,3は、常にオフ状態であるので、配線W1,W3が電圧Vccによって充電されること はない。さらに、期間T21の間、NMISFET7,9は常にオフ状態であるので、ノー ドN1, N3が電流モニター用パッド41と導通状態になることはなく、配線W1, W3 からの電流が観測されることはない。また、期間T21の間、NMISFET6のゲートバ イアスVg6が常にHレベルであることから、NMISFET6は常にオン状態であり、ノ ードN3の電位は0Vに固定されるので、配線W3に関係する容量は観測されない。

$[0\ 0\ 6\ 5]$

-期間 T 23における制御 -

まず、タイミング t 40では、各MISFET1~9のゲートバイアスVgl~Vg9は、 期間T12におけるタイミング t 10とそれぞれ同じ電圧レベルである。

タイミングt41で、NMISFET5,6のゲートバイアスVg5,Vg6がLレベルに変 化して、NMISFET5,6がオフ状態になるので、ノードN2,N3が接地パッドG NDと遮断される。

[0067]

次に、タイミング t 42で、NMISFET9のゲートバイアスVg9がHレベルに変化し て、NMISFET9がオン状態になるので、配線W3はノードN3を介して電流モニタ ー用パッド41と導通状態になる。

[0068]

次に、タイミングt43で、PMISFET2のゲートバイアスVg2がLレベルに変化し て、PMISFET2がオン状態になるので、配線W2はノードN2を介して電源パッド PSTと導通状態になり、配線W2が充電される。

[0069]

よって、タイミング t 43~ t 44の期間に、電流モニター用パッド 4 1 に電流計 4 5 のプ ローブを接触させて、電流Iを測定することにより、配線W2に電圧Vccを印加したとき に、配線W3に誘起される電荷に相当する電流Ⅰから、ゲート入力波形の周波数をf = 1 / T) (Tは、タイミング t 40から t 47までの時間) とすると、下記式 (7)

 $C23 = I / (Vcc \cdot f)$ (7)

に基づいて、配線W2とW3との間の容量値C23を測定することができる。

[0070]

なお、その後は、タイミング t 44, t 45, t 46, t 47で、それぞれタイミング t 43, t 42, t 41, t 40と逆の動作を行うように、ゲートバイアスを変化させ、最終的に、タイミ ング t 47ではタイミング t 40と同じ制御状態に戻す。

[0071]

期間T23の間、PMISFET2と、NMISFET5又はNMISFET8とが同時 にオン状態になることはないので、電流モニター用パッド41や接地パッドGNDに電源 パッドPSTからの貫通電流が流れることはない。また、期間T23の間、PMISFET 1,3は、常にオフ状態であるので、配線W1,W3が電圧Vccによって充電されること はない。さらに、期間T23の間、NMISFET7、8は常にオフ状態であるので、ノー ドN1, N2が電流モニター用パッド41と導通状態になることはなく、配線W1, W2 からの電流が観測されることはない。また、期間T23の間、NMISFET4のゲートバ イアスVg4が常にHレベルであることから、NMISFET4は常にオン状態であり、ノ ードN1の電位は0Vに固定されるので、配線W1に関係する容量は観測されない。

[0072]

-期間T31における制御-

まず、タイミング t 50では、各M I S F E T 1 ~ 9 のゲートバイアス V g1 ~ V g 9 は、 期間T12におけるタイミング t 10とそれぞれ同じ電圧レベルである。

[0073]

タイミング t 51で、NMISFET4、6のゲートバイアスVg4、Vg6がLレベルに変 化して、NMISFET4,6がオフ状態になるので、ノードN1,N3が接地パッドG NDと遮断される。

[0074]

次に、タイミング t 52で、NMISFET7のゲートバイアスVg7がHレベルに変化し て、NMISFET7がオン状態になるので、配線W1はノードN1を介して電流モニタ ー用パッド41と導通状態になる。

[0075]

次に、タイミング t 53で、PMISFET3のゲートバイアスVg3がLレベルに変化し て、PMISFET3がオン状態になるので、配線W3はノードN3を介して電源パッド PSTと導通状態になり、配線W3が充電される。

[0076]

よって、タイミング t 53~ t 54の期間に、電流モニター用パッド 4 1 に電流計 4 5 のプ ローブを接触させて、電流Iを測定することにより、配線W3に電圧Vccを印加したとき に、配線W1に誘起される電荷に相当する電流Ⅰから、ゲート入力波形の周波数をf = 1 / T) (Tは、タイミング t 50から t 57までの時間)とすると、下記式 (8)

 $C31 = I / (Vcc \cdot f)$

(8)

に基づいて、配線W3とW1との間の容量値C31を測定することができる。

[0077]

なお、その後は、タイミング t 54, t 55, t 56, t 57で、それぞれタイミング t 53. t 52, t 51, t 50と逆の動作を行うように、ゲートバイアスを変化させ、最終的に、タイミ ング t 57ではタイミング t 50と同じ制御状態に戻す。

[0078]

期間T31の間、PMISFET3と、NMISFET6又はNMISFET9とが同時 にオン状態になることはないので、電流モニター用パッド41や接地パッドGNDに電源 パッドPSTからの貫通電流が流れることはない。また、期間T31の間、PMISFET 1,2は、常にオフ状態であるので、配線W1,W2が電圧Vccによって充電されること はない。さらに、期間T31の間、NMISFET8,9は常にオフ状態であるので、ノー ドN2, N3が電流モニター用パッド41と導通状態になることはなく、配線W2, W3 からの電流が観測されることはない。また、期間T31の間、NMISFET5のゲートバ イアスVg5が常にHレベルであることから、NMISFET5は常にオン状態であり、ノ ードN2の電位は0Vに固定されるので、配線W2に関係する容量は観測されない。

[0079]

-期間T32における制御-

まず、タイミング t 60では、各MISFET1~9のゲートバイアス V gl~Vg9は、 期間T12におけるタイミング t 10とそれぞれ同じ電圧レベルである。

$[0 \ 0 \ 8 \ 0]$

タイミングt61で、NMISFET5,6のゲートバイアスVg5,Vg6がLレベルに変

化して、NMISFET5, 6がオフ状態になるので、ノードN2, N3が接地パッドGNDと遮断される。

[0081]

次に、タイミング t 62で、NMISFET8のゲートバイアスVg8がHレベルに変化して、NMISFET8がオン状態になるので、配線W2はノードW2を介して電流モニター用パッド41と導通状態になる。

[0082]

次に、タイミング t 63で、PMISFET 3 のゲートバイアス V g3が L レベルに変化して、PMISFET 3 がオン状態になるので、配線W 3 はノードN 3 を介して電源パッド PST と導通状態になり、配線W 3 が充電される。

[0083]

よって、タイミング t 63~ t 64の期間に、電流モニター用パッド 4 1 に電流計 4 5 のプローブを接触させて、電流 I を測定することにより、配線W 3 に電圧 V cc を印加したときに、配線W 1 に誘起される電荷に相当する電流 I から、ゲート入力波形の周波数を f (=1/T) (T は、タイミング t 60から t 67までの時間)とすると、下記式 (9)

 $C32 = I / (Vcc \cdot f)$

(9)

に基づいて、配線W3とW2との間の容量値C32を測定することができる。

[0084]

なお、その後は、タイミング t 64, t 65, t 66, t 67で、それぞれタイミング t 63, t 62, t 61, t 60と逆の動作を行うように、ゲートバイアスを変化させ、最終的に、タイミング t 67ではタイミング t 60と同じ制御状態に戻す。

[0085]

期間 T32の間、PMISFET3と、NMISFET6又はNMISFET9とが同時にオン状態になることはないので、電流モニター用パッド41や接地パッドGNDに電源パッドPSTからの貫通電流が流れることはない。また、期間 T32の間、PMISFET1, 2は、常にオフ状態であるので、配線W1, W2が電圧Vccによって充電されることはない。さらに、期間 T32の間、VMISFET7, 9は常にオフ状態であるので、ノードV1, V3 が電流モニター用パッド41と導通状態になることはなく、配線V1, V3 からの電流が観測されることはない。また、期間 V3 の電流が関測されることはない。また、期間 V3 の電流が常に V4 に関係する容量は観測されない。

$[0\ 0\ 8\ 6]$

本実施形態の容量測定回路によると、3つの配線W1, W2, W3があるときに、配線W1を充電して観測できる容量C12, C13だけでなく、配線W2, W3を充電することにより、容量C21, C23, C31, C32をも測定することが可能になった。

[0087]

しかも、パッド数は5つで済み、図7に示す従来の容量測定回路に必要なパッド数7つに比べて、大幅にパッド数の低減を図ることができ、半導体装置の面積の縮小を図ることができる。

[0088]

(第2の実施形態)

図3は、第2の実施形態に係る半導体装置(LSI)に配置されている容量測定回路の構成を示す回路図である。本実施形態の半導体装置中の容量測定回路は、被容量測定部である3つの導体部材同士の間の各容量(寄生容量)を測定するように構成されている。

[0089]

図3に示すように、本実施形態の半導体装置中の被容量測定部にも、各々絶縁膜を挟んで相対向する3つの導体部材が設けられている。ただし、第1の実施形態とは異なり、本実施形態における3つの導体部材とは、半導体基板の一部に不純物をドープして形成されたソース・ドレイン領域SD(第1の導体部材)と、ウェルに相当する基板領域SUB(第2の導体部材)と、ゲート電極GT(第3の導体部材)とである。

[0090]

一方、容量測定回路の構成は、第1の実施形態と同様である。そして、ソース・ドレイン領域SDと基板領域SUBとの間の容量をCdb(C12に相当),Cbd(C21に相当)とし、ソース・ドレイン領域SDとゲート電極G T との間の容量をCdg(C13に相当),Cgd(C31に相当)とし、基板領域SUBとゲート電極G T との間の容量をCbg(C23に相当),Cgb(C32に相当)とする。ただし、容量Cdbとは、ソース・ドレイン領域SDに電圧を印加したときに基板領域SUBに誘起される電荷を印加した電圧で割った値である。容量Cbdとは、基板領域SUBに電圧を印加したときにソース・ドレイン領域SDに電圧を印加したときにゲート電極G T に誘起される電荷を印加した電圧で割った値である。容量Cgdとは、ゲート電極G T に電圧を印加したときにソース・ドレイン領域SDに誘起される電荷を印加したときにゲート電極G T に電圧を印加したときにソース・ドレイン領域SDに誘起される電荷を印加したときにゲート電極G T に電圧を印加したときにメース・ドレイン領域SDに誘起される電荷を印加した電圧で割った値である。容量Cgbとは、ゲート電極G T に電圧を印加したときに基板領域SUBに誘起される電荷を印加した電圧で割った値である。容量Cgbとは、ゲート電極G T に電圧を印加したときに基板領域SUBに誘起される電荷を印加した電圧で割った値である。

[0091]

図4は、本実施形態の半導体装置の断面図である。同図に示すように、本実施形態の半導体装置においては、被容量測定部がトリプルウェルによって囲まれた構造となっている

[0092]

同図には、半導体装置中のロジック回路の一部である被容量測定部と容量測定回路とに おける断面構造を示し、他の領域,たとえばメモリ領域や周辺回路領域等の図示は省略す る。

[0093]

半導体基板は、シャロートレンチ構造を有する素子分離領域55によって、複数の活性 領域に区画されている。半導体基板には、半導体基板の大部分を占めるPウェル51と、 Pウェル51によって下方を囲まれたディープNウェル52と、ディープNウェル52に よって下方を囲まれたPウェル53と、Pウェル53,51同士を分離するためのNウェ ル54とが設けられている。

[0094]

そして、被測定容量部のNMISFETは、基板領域SUBに相当するPウェル53に N型不純物をドープして形成されたソース・ドレイン領域56(SD)と、ゲート電極6 1(GT)とを備えている。一方、容量測定回路のNMISFETは、Pウェル51にN 型不純物をドープして形成されたソース・ドレイン領域58と、ゲート電極62とを備えている。

[0095]

本実施形態においても、第1の実施形態における容量C12, C21を容量Cdb, Cbdで置き換え、容量C13, C31を容量Cdg, Cgdで置き換え、容量C23, C32を容量Cbg, Cgb で置き換えることにより、図2に示す制御方法及び式(4)~(9)を利用して、各容量Cdb, Cbd, Cdg, Cgd, Cgd, Cgbを測定することができる。

[0096]

本実施形態では、特に被容量測定部をトリプルウェルで囲む構造を採用しているために、高周波のクロックによって動作する容量測定回路中のMISFETからのノイズを遮断しつつ、MISFETの各部材間の容量を高精度で測定することができる。

[0097]

また、電源パッドPST、接地パッドGND、電流測定用パッド41の電圧を変化させることにより、任意の電圧状態で容量を測定することができる。とくに、MIS容量は電圧依存性を有するが、下記式(10)

 $C(v) = \{I(V+\delta V) - I(V)\} / f$ (10) により容量の電圧依存性を測定することが可能である。

[0098]

(第3の実施形態)

図5は、第3の実施形態に係る半導体装置(LSI)に配置されている容量測定回路の 構成を示す回路図である。本実施形態の半導体装置中の容量測定回路は、被容量測定部で ある3つの導体部材同士の間の各容量(寄生容量)を測定するように構成されている。

[0099]

本実施形態においても、図5に示すように、被容量測定部には、3つの導体部材として、配線W1 (第1の導体部材)と、配線W2 (第2の導体部材)と、配線W3 (第3の導体部材)とが配置されている。そして、配線W1と配線W2との間の容量C12, C21と、配線W1と配線W3との間の容量C13, C31と、配線W2と配線W3との間の容量C23, C32とを測定するように構成されている。

[0100]

本実施形態の容量測定回路の構成の特徴は、第1の実施形態におけるNMISFET7として2つのMISFET7a,7bを直列に配置し、NMISFET8として2つのMISFET9a,9bを直列に配置した構造となっている。そして、各一対のMISFET9a,9bを直列に配置した構造となっている。そして、各一対のMISFETは、共通のゲートバイアスVg7,Vg8,Vg9を受けるようになっており、そのうちのいずれか一方(たとえばNMISFET7a,8a,9と同じしきい値電圧を有する電流モニター用MISFETであり、他方(たとえばNMISFET7b,8b,9b)は第1の実施形態におけるNMISFET7,8,9よりも高いしきい値電圧を有するオフリーク抑制用MISFETである。その他の構成は、図1に示す抽出回路の構成と同じである。

$[0\ 1\ 0\ 1]$

本実施形態の容量測定回路においても、図 2 に示す制御方法と式(4)~(9)とを利用することにより、配線W 1 と配線W 2 との間の容量 C 12 、C 21 と、配線W 1 と配線W 3 との間の容量 C 13 、C 31 と、配線W 2 と配線W 3 との間の容量 C 23 、C 32 とを測定することができる。

[0102]

本実施形態の容量測定回路によると、第1の実施形態と同様に、パッド数の低減を図りつつ、3つの導体部材間の容量C12, C21, C13, C31, C23, C32を測定することができる。

$[0\ 1\ 0\ 3\]$

しかも、本実施形態の容量測定回路においては、ノードN1, N2, N3と電流測定用パッド41との間に、電流モニター用MISFET (たとえばNMISFET7a, 8a, 9a)とと、これらよりもしきい値電圧が高いオフリーク抑制用MISFET (たとえばNMISFET7b, 8b, 9b)とを直列に配置することにより、リーク電流を有効に低減することができる。

$[0\ 1\ 0\ 4]$

また、電流モニター用MISFETとオフリーク抑制用MISFETとの動作を共通の制御信号(ゲートバイアスVg7, Vg8, Vg9)によって制御するようにすることにより、余分な制御回路は不要であるので、制御回路の構成の簡素化を図ることができる。

[0105]

なお、電流モニター用MISFETの駆動能力がそれほど必要でない場合には、直列に配置するMISFETの個数を増加させることにより、リーク電流低減効果がよりいっそう向上する。

[0106]

なお、第3の実施形態における導体部材は、配線W1, W2, W3に限定されるものではなく、図3, 図4に示すようなソース・ドレイン領域, 基板領域, ゲート電極であってもよい。

[0107]

(第4の実施形態)

図6は、第4の実施形態に係る半導体装置(LSI)に配置されている容量の抽出のための容量測定回路の構成を示す回路図である。本実施形態の半導体装置中の容量測定回路は、被容量測定部である3つの導体部材同士の間の各容量を測定するように構成されている。

[0108]

本実施形態においても、図6に示すように、被容量測定部には、3つの導体部材として、配線W1 (第1の導体部材)と、配線W2 (第2の導体部材)と、配線W3 (第3の導体部材)とが配置されている。そして、配線W1と配線W2との間の容量C12, C21と、配線W1と配線W3との間の容量C13, C31と、配線W2と配線W3との間の容量C23, C32とを測定するように構成されている。

[0109]

本実施形態の容量測定回路の構成の特徴は、容量測定回路と、被容量測定部の配線W1、W2、W3とに個別に電源電圧Vdd1(たとえば0.1V)、Vdd2(たとえば1.2 V)を供給するための電源パッドPST1、PST2が設けられている点である。その他の部分の構成は、第1の実施形態と同じである。

$[0\ 1\ 1\ 0]$

本実施形態の容量測定回路においても、図 2 に示す制御方法と式(4)~(9)とを利用することにより、配線W 1 と配線W 2 との間の容量 C 12 、C 21 と、配線W 1 と配線W 3 との間の容量 C 13 、C 31 と、配線W 2 と配線W 3 との間の容量 C 23 、C 32 とを測定することができる。

[0111]

本実施形態の容量測定回路においても、第1の実施形態と同様に、パッド数の低減を図りつつ、3つの導体部材間の容量C12, C21, C13, C31, C23, C32を測定することができる。

$[0\ 1\ 1\ 2\]$

しかも、本実施形態の半導体装置においては、容量測定回路と、被容量測定部の配線W1,W2,W3とに個別に電源電圧Vdd1,Vdd2を供給するための電源パッドPST1,PST2が設けられているので、以下のような作用効果を発揮することができる。

[0113]

配線W1,W2,W3に供給される電源電圧Vdd1は、MISFETの動作を制御するものではないので、それほど高くする必要がない。各MISFET1~9のゲートバイアスVgl~Vg9は、制御回路31から供給されるからである。ただし、各MISFET1~9のソース・ドレイン間の電圧が低くなると、MISFET1~9の動作速度は多少低下するが、動作周波数を低くすれば、容量の測定機能が損なわれることはない。配線W1,W2,W3に印加する電圧を高くすると、測定される電流Iがノイズを含みやすいが、本実施形態のように、電源電圧Vdd1を低くすることにより、ノイズの発生を抑制することができる。

[0114]

一方、制御回路31等の容量抽出部に供給される電源電圧Vdd2は、MISFETの動作を制御するための電圧になるので、MISFETの動作速度を高く維持するためには、ある程度高い必要がある。そして、電源電圧Vdd2を高くしても、ノイズの発生が各MISFETの動作に与える影響は少ない。一般に、基板ノイズは、アナログ回路では不具合を招くが、ロジック回路ではほとんど問題にならないからである。

[0115]

なお、第4の実施形態における導体部材は、配線W1, W2, W3に限定されるものではなく、図3, 図4に示すようなソース・ドレイン領域, 基板領域, ゲート電極であってもよい。また、第4の実施形態における容量測定回路において、各NMISFET7, 8, 9は、図5に示すような直列に配置された複数のMISFETであってもよい。

$[0\ 1\ 1\ 6]$

被容量測定部に配置される導体部材たとえば配線は、4つ以上であってもよい。その場合にも、図1,図3,図5,図6に示すように、各導体部材ごとに1つのPMISFETと2つのNMISFETとを配置することにより、各配線間の容量を測定することができる。

[0117]

なお、上記各実施形態において、半導体基板は、基板全体が半導体(たとえばSi,Ge,GaAsの半導体)であるものや、SOI基板や、ヘテロ接合部を有するもの(たとえばSi/SiGe型半導体基板)のいずれをも含むものとする。

【産業上の利用可能性】

[0118]

本発明は、MISトランジスタなどの半導体素子を配置したLSI,特にロジック回路を有するLSIとして利用することができる。

【図面の簡単な説明】

[0119]

- 【図1】第1の実施形態に係る半導体装置に配置されている容量測定回路の構成を示す回路図である。
- 【図2】容量測定回路を用いた容量測定時に制御回路から出力される各MISFET の各ゲートに印加されるゲートバイアスの時間変化を示すタイミング図である。
- 【図3】第2の実施形態に係る半導体装置に配置されている容量測定回路の構成を示す回路図である。
- 【図4】第2の実施形態の半導体装置の断面図である。
- 【図5】第3の実施形態に係る半導体装置に配置されている容量測定回路の構成を示す回路図である。
- 【図6】第4の実施形態に係る半導体装置に配置されている容量測定回路の構成を示す回路図である。
- 【図7】特許文献1に開示されている寄生容量の測定のための容量測定回路の構成を示す回路図である。
- 【図8】従来の容量測定回路の動作を示すタイミング図である。


【符号の説明】

[0120]


- $1 \sim 3$ PMISFET
- $4 \sim 9$ NMISFET
- 31 制御回路
- 3 2 発振器
- 3 3 分周器
- 41 電流モニター用パッド
- 42 制御信号入力パッド
- 43 周波数モニター用パッド
- 4 5 電流計
- G1~G9 ゲート
- 51 Pウェル
- 52 ディープNウェル
- 53 Pウェル
- 54 Nウェル
- 5.5 素子分離領域
- 56 ソース・ドレイン領域
- 58 ソース・ドレイン領域
- 61 ゲート電極
- 62 ゲート電極
- PST 電源パッド

G N D 接地パッド W 1 ~ W 3 配線(導体部材)


【書類名】図面 【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



【書類名】要約書

【要約】

【課題】 必要なパッド数を低減しつつ, 3つ以上の導体部材間の容量(寄生容量)を分離して測定しうる容量測定回路を備えた半導体装置を提供する。

【解決手段】 容量測定回路には、PMISFET1, 2, 3と、NMISFET4~9とが配置されている。配線W1, W2, w3は、それぞれPMISFET1, 2, 3を介し、充電用電圧供給部を経て、電源パッドPSTに接続されるとともに、それぞれNMISFET7, 8, 9を介し、電流取り出し部を経て、電流モニター用パッド41に接続されている。そして、電流モニター用パッド41に電流計45のプローブを接触させて電流Iを測定することができる。

【選択図】 図1

特願2003-271883

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社

特願2003-271883

出願人履歴情報

識別番号

[503121103]

1. 変更年月日

2003年 4月 1日

[変更理由]

新規登録

住 所

東京都千代田区丸の内二丁目4番1号

氏 名 株式会社ルネサステクノロジ